Tema Nº |
Denominación |
Fecha prevista |
Tema 1 |
Exigencias Computacionales del procesamiento digital de la información. |
6 y 13 de Noviembre |
Tema 2 |
Lógica Combinacional (I). Funciones Aritmético-Lógicas. |
20 Noviembre |
Tema 3 |
Lógica Combinacional (II). Ruta de Datos. |
28 Noviembre |
Tema 4 |
Lógica Combinacional Programable. |
4 Diciembre |
Tema 5 |
Exigencias Computacionales de la Lógica Secuencial. Circuitos Biestables. |
11 Diciembre |
Tema 6 |
Introducción al Diseño Secuencial. Contadores y Registros. |
18 Diciembre |
Tema 7 |
Temporizadores y Relojes. |
15 Enero |
Tema 8 |
Memorias RAM y CAM. |
22 Enero |
Tema 9 |
Memorias de Acceso Secuencial. |
29 Enero |
Tema 10 |
Lógica Secuencial Programable. CPLDs y FPGAs. |
12 Febrero |
Las sesiones para las actividades se indicarán adecuadamente.
AREA Nº |
Denominación |
Fecha oficial de entrega |
Nº 1 |
Circuito combinacional |
30 de Noviembre de 2010 |
Nº 2 |
Circuito secuencial |
12 de Enero de 2011 |