


Problemas resueltos de "Microprogramación"

Problema 7.1



Unidad de Control microprogramada con una dirección por microinstrucción

- longitud de palabra 24 bits

- campo control 13 bit

- " selecc. condición para bifurcación condicional que es función de 8 señales


a) ¿Bits en el campo de selección de dirección?

8 señales de condición con una seleccionada $\Rightarrow 2^3 = 8 \Rightarrow \underline{3 \text{ bits}}$

b) ¿Cuántos bits en el campo de dirección?

Total bits = 24
 Control 13
 Condición 3
 $\Rightarrow 24 - 13 - 3 = \underline{8 \text{ bits}}$

c) ¿Tamaño mem. control?



$\Rightarrow 8 \text{ bit direcc} \Rightarrow 2^8 \text{ direcciones}$

tamaño = $2^8 = 256$

Problema 7.2

En el problema anterior:

a) Ruptura incondicional de secuencia

Se podría añadir un campo más para seleccionar

el tipo de control $\left\{ \begin{array}{l} - \text{No biturcar} \\ - \text{Bit. incondicional} \\ - \text{" " condicional} \end{array} \right\} \Rightarrow 2 \text{ bits} = 2^2 = 4$

Sobraría una combinación $\left\{ \begin{array}{l} - \text{No bit } 00 \\ - \text{Bit. incond } 01 \\ - \text{" " cond. } 10 \end{array} \right.$

Ello implicaría que si se mantiene la anchura de formato de 24 bits, los bits de direcciones libres serían 6 o en su defecto si se necesita mantener el nº de direcciones habría que anchar el formato a 26 bits




Problema 7.3


En un computador a cada instrucción se le asignan 8 direcciones de la mem. de ctrl. El c.o. tiene 5 bits y la mem. de ctrl tiene capacidad para 1024 palabras.

5 bit c.o. $\Rightarrow 2^5$ instrucciones $\Rightarrow 8$ dir/instr. $\Rightarrow 2^5 \times 8 = 256$ direcciones.

De las 1024 se usan 256 $\Rightarrow 256 = 2^8 \Rightarrow 8$ bits




Problema 7.4



Microprograma que realice la instrucción en la estructura del problema 7.1.

$AC > 0$
 $I = 0$ } señales de condición



BASE :

- SI $AC \leq 0$ RDC ← NOJP
- SI $I = 0$ RDC ← INME
- RD ← (RI(dir))
- RM ← Mem
- CP ← (RM)
- RDC ← FIN

INME :

- CP ← (RI(dir))
- RDC ← FIN

NOJP :


- CP ← (CP)+1

FIN :

Problema 7.5

En la CPU de la figura:

- CPU direcciona 64 Kb de mem. ppal.
- 8 señales de condición
- Dirección } - inmediato
 } - directo



- Operaciones
- 1) Biturcaciones (B): Condicio (8 sñ.) e incondicionales
 - 2) Aritméticas y lógicas (ALU)
 - 3) Desplazamiento (DESP) (3 bits)
 - 4) Transfer. registros (TRANS): $R_{destino} \leftarrow (R_{origen})$
 - 5) Memoria (MEM): Lectura/escritura y asignación de valor directo a un reg.

dir \leftarrow (Ri)
 $R_i \leftarrow$ dir
 $R_i \leftarrow$ valor

FORMATO DE LAS INSTRUCCIONES

a) Microinstrucciones de formato horizontal:

cada señal de control un subcampo independiente de 1 bit:

Registros: 1 al 31 y en cada uno leer y escribir $\Rightarrow 32 \times 2$

Reg. desplaz RD: 3 bit tipo desplazam. + 1 descarga $\Rightarrow 4$

" RD: carga $\left\{ \begin{array}{l} - RD \\ - Bus \\ - ALU \end{array} \right\} 3 + \text{Salida 1 bus} \Rightarrow 4$

ALU: 5 ctrl modo + 2 carga $\left\{ \begin{array}{l} RD \\ Bus \end{array} \right\} \Rightarrow 7$

Biturcaciones $\left\{ \begin{array}{l} - 1 \text{ bit si bif. o no} \\ - 1 \text{ " " condicional/incondicional} \\ - 8 \text{ selección de condición} \end{array} \right\} \Rightarrow 10$

Dirección: $64 \text{ Kb} \Rightarrow 2^{16} \Rightarrow 16 \text{ bits}$

16
105

* Muy ancho y mal aprovechado pq algunas señales nunca se va a producir al mismo tiempo

PR. MP. 4

b) Formato vertical:

Señales codificadas cuando son excluyentes \Rightarrow menor anchura

Registros: 32 \Rightarrow nunca 2 activos $\Rightarrow 32 = 2^5 \Rightarrow$ carga \Rightarrow 5 bits
 Lectura \Rightarrow 5 bits

Reg. desplaz: No es codificable en los vínculos \Rightarrow 4 bits

R0: 3 carga y 1 salida \Rightarrow Nunca 2 activas $\Rightarrow 2^2 = 4 \Rightarrow$ 2 bits

ALU: No codificable \Rightarrow 7 bits






Biturcaciones: 1 bit bit o no / 1 bit condición/ \Rightarrow 5 bits
 8 bit condición $\Rightarrow 2^3 = 8 \Rightarrow$ 3 bits

Dirección: No más codif. pq ya lo está \Rightarrow 16 bits

 44 bits


c) Vertical de formato variable:

Algunos campos indican como se codifican los demás



Problema 7.7

El procesador indicado, con las 5 pordenes de la tabla y con el secuenciamiento indicado. Diseñar la U.C. que permita ejecutar el microprograma utilizando programación horizontal codificada y suponiendo que la mem. de control tiene 256 pala.




Ruta de datos del procesador

- Mor0 : $T \leftarrow T-1$
- Mor1 : $MAR \leftarrow T+1$
- Mor2 : $MAR \leftarrow T$
- Mor3 : $M[MAR] \leftarrow M[MAR]+R1$
- Mor4 : $R1 \leftarrow M[MAR]$

Secuenciamiento


- Mor5 : $RDC \leftarrow RDC+1$
- Mor6 : $RDC \leftarrow x \text{ con } z$
 $RDC \leftarrow RDC+1 \text{ con } \bar{z}$

Mem. control \rightarrow 256 palabras




Grafo orientado del microprograma


- Las Mor1 ÷ Mor4 comparten MAR \Rightarrow No pueden ser simultáneas y se pueden codificar dejando una combinación libre para cuando no este ninguna activada \Rightarrow 5 combin \Rightarrow 3 bits
- Mor0 puede simultaneamente con la Mor3 y Mor4 pq no usan T



M1	M2	M3	orden
0	0	0	-
0	0	1	Mor1
0	1	0	Mor2
0	1	1	Mor3
1	0	0	Mor4
1	0	1	-
1	1	0	-
1	1	1	-



Mprograma d	Mor0	M1	M2	M3	Mor5-6	dir. salto
$\mu I(i)$	0	0	1	0	0	-
$\mu I(i+1)$	1	1	0	0	0	-
$\mu I(i+2)$	0	0	1	0	0	-
$\mu I(i+3)$	0	0	1	1	1	X



Problema 7.B

Diseñar una unidad de control micro programada para el procesador SIMPLET de la 6ª lección

- Señales de control: JPC/CPC/HPC/MAR12/W/CMAR/MMBR/CIR/HIR/CA/MA/SUM/RESTA/MDLU/CB (16)

- Señal de condición: IN

- Instrucciones:

LDA (001) $\Rightarrow A \leftarrow M[x]$

MAB (101) $\Rightarrow B \leftarrow A$

STA (010) $\Rightarrow M[x] \leftarrow A$

BB x (110) $\Rightarrow PC \leftarrow x$

ADD (011) $\Rightarrow A \leftarrow A+B$

BRN x (111) $\Rightarrow PC \leftarrow x$ si IN=1

SUB (100) $\Rightarrow A \leftarrow A-B$


- Formato instrucción:

3	9
C.O.	dirección

- Tareas

- Secuenciamiento de las microinstrucciones
- Ejecución de la microinstrucción

- Elección
- Direccionamiento implícito
 - Único campo dirección
 - " formato
 - Microprogramación horizontal \Rightarrow cada bit una señal de ctrl



Unidad de control microprogramada con una dirección por microinstrucción


Secuenciamiento

La dirección de salto a la siguiente microinstrucción viene en función de:

- Se toma de la dir. de la instrucción contenida en IR, 1ª dirección de μP de cada instrucción. Esta dir es el C.O.
- No hay bifurcación y se ha de ejecutar la siguiente "RDC+1"
- Hay bifurcación y se salta a la dir. indicada en el campo dir.

\Downarrow



Se coloca un multiplexor de 4 canales y se selecciona con dos bits que entran a formar parte del formato



Secuenciamiento

FIR	CON	
0	0	siguiente
0	1	Bifurcación
1	x	IR [C.O.]


Formato:





Unidad de control microprogramada

Problema 7.12

Dado un computador con 7 líneas de petición de interrupción, utilizar un codificador de prioridad 8 a 3 para realizar la identificación y tratamiento. Diseñar la estructura de la U.C.



En esta estructura hay que añadir al multiplexor entradas para la selección del vector interrupción (dir. interrupción) para que el salto también pueda ser en función de las interrupciones



MUX de n bits.

- Selección a la salida:
- los n bit de +1
 - " " " " RM1
 - " " " " RI
 - " " " " Interrupción

← Memoria de control