

## Problemas resueltos de "Diseño del procesador"

### Problema 6.1

CPU con ALU

$$\left\{ \begin{array}{l} Z = X + Y \\ Z = \bar{X} \\ Z = \bar{Y} \end{array} \right.$$

Expresar la secuencia de microoperaciones para restar:

$$\text{Resta} \Rightarrow Z = X - Y = X + C2(Y) = X + (\bar{Y} + 1)$$

Operaciones


$$\left\{ \begin{array}{l} 1^{\circ} \quad \bar{Y} \\ 2^{\circ} \quad \bar{Y} + 1 \\ 3^{\circ} \quad (\bar{Y} + 1) + X \end{array} \right.$$

- Suponiendo que poseer AC =

$$\left\{ \begin{array}{l} 1^{\circ} \quad AC \leftarrow Y \\ 2^{\circ} \quad AC \leftarrow \bar{AC} \\ 3^{\circ} \quad AC \leftarrow AC + 1 \\ 4^{\circ} \quad AC \leftarrow AC + X \end{array} \right.$$

### Problema 6.2

En la CPU de la figura obtener la secuencia para las instrucciones siguientes:



Señal de Control	Microoperación controlada
$c_0$	Ler de la memoria ( $RM \leftarrow \text{Memoria}$ )
$c_1$	Escribir en la memoria ( $\text{Memoria} \leftarrow (RM)$ )
$c_2$	Transferir el contenido de $RM$ a $RD$ ( $RD \leftarrow (RM)$ )
$c_3$	Transferir el contenido de $CP$ a $RM$ ( $RM \leftarrow (CP)$ )
$c_4$	Transferir el contenido de $RM$ a $CP$ ( $CP \leftarrow (RM)$ )
$c_5$	Transferir el contenido de $CP$ a $RD$ ( $RD \leftarrow (CP)$ )
$c_6$	Incrementar en 1 el contenido de $CP$ ( $CP \leftarrow (CP) + 1$ )
$c_7$	Transferir el contenido de $RM$ a $RI$ ( $RI \leftarrow (RM)$ )
$c_8$	Transferir el contenido de $RM$ a la Entrada 1 de la ALU
$c_9$	Transferir el contenido de $RM$ a $AC$ ( $AC \leftarrow (RM)$ )
$c_{10}$	Transferir el contenido de $AC$ a $RM$ ( $RM \leftarrow (AC)$ )
$c_{11}$	$AC \leftarrow (AC) + \text{Entrada 1}$
$c_{12}$	$AC \leftarrow (AC) \text{ AND Entrada 1}$
$c_{13}$	$AC \leftarrow (\bar{AC})$ (Complementar el contenido de $AC$ )
$c_{14}$	Transferir el campo de dirección de $RI$ a $RD$ ( $RD \leftarrow (RI(\text{dirección}))$ )
$c_{15}$	Transferir el campo de datos de $RI$ a $RM$ ( $RM \leftarrow (RI(\text{datos}))$ )

Significado de las señales control de la CPU de la Figura 6.1

PR.DP.1

a) Cargar el AC con el contenido de una dir de memoria

$$AC \leftarrow (RM)$$

$$1^{\circ} \text{.- } RD \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{14}$$

$$2^{\circ} \text{.- } RM \leftarrow Mem \longrightarrow c_0$$

$$3^{\circ} \text{.- } AC \leftarrow RM \longrightarrow c_9$$

b) AC a dir. de memoria

$$1^{\circ} \text{.- } RD \leftarrow (RJ \text{ (Operando)}); RM \leftarrow AC \longrightarrow c_{14}; c_{10}$$

$$2^{\circ} \text{.- } Mem \leftarrow RM \longrightarrow c_1$$

c)  $AC \leftarrow AC + Mem.$

$$1^{\circ} \text{.- } RD \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{14}$$

$$2^{\circ} \text{.- } RM \leftarrow Mem \longrightarrow c_0$$

$$3^{\circ} \text{.- } Entrada\ 1 \leftarrow RM, AC \leftarrow AC + Entrada \longrightarrow c_8, c_{11}$$

d) AND de AC y un operando directo

$$1^{\circ} \text{.- } RD \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{14}$$

$$2^{\circ} \text{.- } RM \leftarrow Mem \longrightarrow c_0$$

$$3^{\circ} \text{.- } Entr.\ 1 \leftarrow RM, AC \leftarrow AC \text{ "AND"} Entr.\ 1 \longrightarrow c_8, c_{12}$$

e) Bifurcar en modo de dir. inmediato

$$1^{\circ} \text{.- } RM \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{15}$$

$$2^{\circ} \text{.- } CP \leftarrow RM \longrightarrow c_4$$

f) Bifurcar en modo de dir. directo

$$1^{\circ} \text{.- } RD \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{14}$$

$$2^{\circ} \text{.- } RM \leftarrow Mem \longrightarrow c_0$$

$$3^{\circ} \text{.- } CP \leftarrow RM \longrightarrow c_4$$

g) Bifurcar si  $AC=0$  en modo dir. inmediato

$$1^{\circ} \text{.- } RM \leftarrow (RJ \text{ (Operando)}) \longrightarrow c_{15}$$

$$2^{\circ} \text{.- } Si\ SO=1\ CP \leftarrow RM \longrightarrow c_4$$

h)  $AC \leftarrow \overline{AC}$

$$1^{\circ} \text{.- } AC \leftarrow \overline{AC} \longrightarrow c_{13}$$

PR.DP.2

### Problema 6.3

Para la CPU indicada escribir las secuencias de operaciones para:

a) operando inmediato


1)

$$AC \leftarrow AC + \text{Oper. inmediato}$$

$$1^{\circ}.- R1 \leftarrow (RI \text{ (operando)})$$

$$2^{\circ}.- R2 \leftarrow (AC) + (R1)$$

$$3^{\circ}.- AC \leftarrow (R2)$$



$$RI \text{ "ALU"} \quad AC \longrightarrow R2$$

b) Un operando con dir. directo  $\Rightarrow AC \leftarrow (AC) + (\text{Mem})$

$$1^{\circ}.- RD \leftarrow (RI \text{ (Dirección)})$$

$$2^{\circ}.- RM \leftarrow \text{Memoria}$$

$$3^{\circ}.- R1 \leftarrow (RM)$$

$$4^{\circ}.- R2 \leftarrow (AC) + (R1)$$

$$5^{\circ}.- AC \leftarrow (R2)$$

c) Un operando con dir. indirecto  $\Rightarrow AC \leftarrow (AC) + ((\text{Mem}))$

$$1^{\circ}.- RD \leftarrow (RI \text{ (Dirección)})$$

$$2^{\circ}.- RM \leftarrow \text{Mem.}$$

$$3^{\circ}.- RD \leftarrow (RM)$$

$$4^{\circ}.- RM \leftarrow \text{Mem.}$$

$$5^{\circ}.- R1 \leftarrow (RM)$$

$$6^{\circ}.- R2 \leftarrow (AC) + (R1)$$

$$7^{\circ}.- AC \leftarrow (R2)$$

## Problema 6.4

Escribir una secuencia de instrucciones para calcular

$$a := [(a \times b + c) - d / f] / (a \times d) + b \Rightarrow a := \frac{(a \cdot b) + c - \frac{d}{f}}{(a \cdot d)} + b$$

a) Instrucciones de 3 direcciones

(Accesos a memoria)

$$1^{\circ}: \text{mem} \leftarrow a \cdot b$$

$$2^{\circ}: M[x] \leftarrow M[A] + M[B] \quad (4)$$


$$3^{\circ}: M[y] \leftarrow M[D] / M[F] \quad (4)$$

$$4^{\circ}: M[x] \leftarrow M[x] - M[y] \quad (4)$$

$$5^{\circ}: M[y] \leftarrow M[A] \times M[D] \quad (4)$$

$$6^{\circ}: M[x] \leftarrow M[x] / M[y] \quad (4)$$

$$7^{\circ}: M[x] \leftarrow M[x] + M[B] \quad (4) \rightarrow 4+7=28 \text{ accesos}$$



Un acceso para  $RJ \leftarrow \text{Mem}$

b) Instrucciones de 2 direcciones

$$1^{\circ}: M[x] \leftarrow M[A] \quad (3)$$

$$2^{\circ}: M[x] \leftarrow M[x] + M[B] \quad (4)$$

$$3^{\circ}: M[x] \leftarrow M[x] + M[C] \quad (4)$$

$$4^{\circ}: M[y] \leftarrow M[D] \quad (3)$$

$$5^{\circ}: M[y] \leftarrow M[y] / M[F] \quad (4)$$


$$6^{\circ}: M[x] \leftarrow M[x] - M[y] \quad (4)$$

$$7^{\circ}: M[A] \leftarrow M[A] \times M[D] \quad (4)$$

$$8^{\circ}: M[x] \leftarrow M[x] / M[A] \quad (4)$$

$$9^{\circ}: M[x] \leftarrow M[x] + M[B] \quad (4)$$

$$10^{\circ}: M[A] \leftarrow M[x] \quad (3)$$




Se almacena en A pq  
ya no hace falta

$$\Rightarrow (7 \times 4) + (3 \times 3) = 37$$


c) Instrucciones de una dirección

- 1:  $AC \leftarrow M[A]$  ②
- 2:  $AC \leftarrow AC \times M[B]$  ②
- 3:  $AC \leftarrow AC + M[C]$  ②
- 4:  $M[X] \leftarrow AC$  ②
- 5:  $AC \leftarrow M[C]$  ②
- 6:  $AC \leftarrow AC / M[F]$  ②
- 7:  $M[Y] \leftarrow AC$  ②
- 8:  $AC \leftarrow M[X]$  ②
- 9:  $AC \leftarrow AC - M[Y]$  ②
- 10:  $M[Y] \leftarrow AC$  ②
- 11:  $AC \leftarrow M[A]$  ②
- 12:  $AC \leftarrow AC + M[D]$  ②
- 13:  $M[X] \leftarrow AC$  ②
- 14:  $AC \leftarrow M[Y]$  ②
- 15:  $AC \leftarrow AC - M[Y]$  ②
- 16:  $AC \leftarrow AC + M[B]$  ②
- 17:  $M[AC] \leftarrow AC$  ②  $\Rightarrow 34$  arreglos



d) Instrucciones de tres direcciones (pila)

- 1:  $M[A]$  (push  $M[A]$ ) ②
- 2:  $M[A], M[B]$  ②
- 3:  $M[A] \times M[B]$  ①
- 4:  $M[A] \times M[B], M[C]$  ②
- 5:  $M[A], M[B] + M[C]$  ①
- 6:  $M[A] \times M[B] + M[C], M[D]$  ②
- 7:  $M[A] \times M[B] + M[C], M[D], M[F]$  ②
- 8:  $M[A] \times M[B] + M[C], M[D] / M[F]$  ①
- 9:  $(M[A] \times M[B] + M[C]) - (M[D] / M[F])$  ①
- 10:  $\leftarrow, M[A]$  ②
- 11:  $\leftarrow, M[A], M[D]$  ②
- 12:  $\leftarrow, M[A] \times M[D]$  ①



- 13º  $((M[A] + M[B] + M[C]) - (M[D]/M[F])) / (M[A] \times M[D])$  ①  
 14º  $\_$   $+ M[B]$  ②  
 15º  $\_$   $+ M[B]$  ①  
 16 Pop M[A] ②
- 
- 25 accesos

### Problema 6.5

Secuencia de instrucciones para  $a = \frac{(a+b)+c - \frac{d}{f}}{a+d} + b$

supuesto que hay un banco de registros

#### a) Instrucciones de 3 direcciones

- 1º  $R[1] \leftarrow M[A] + M[B]$  ③  
 2º  $R[1] \leftarrow R[1] + M[C]$  ②  
 3º  $R[2] \leftarrow M[D] / M[F]$  ③  
 4º  $R[1] \leftarrow R[1] - R[2]$  ①  
 5º  $R[2] \leftarrow M[A] \times M[D]$  ③  
 6º  $R[1] \leftarrow R[1] / R[2]$  ①  
 7º  $M[A] \leftarrow R[1] + M[B]$  ③  $\rightarrow 16$  accesos

#### b) Instrucciones de 2 direcciones

- 1º  $R[1] \leftarrow M[A]$  ②  
 2º  $R[1] \leftarrow R[1] \times M[B]$  ②  
 3º  $R[1] \leftarrow R[1] + M[C]$  ②  
 4º  $R[2] \leftarrow M[D]$  ②  
 5º  $R[2] \leftarrow R[2] / M[F]$  ②  
 6º  $R[1] \leftarrow R[1] - R[2]$  ①  
 7º  $R[2] \leftarrow M[C]$  ②  
 8º  $R[2] \leftarrow R[2] \times M[D]$  ②  
 9º  $R[1] \leftarrow R[1] / R[2]$  ①  
 10º  $R[1] \leftarrow R[1] + M[B]$  ②  
 11º  $M[A] \leftarrow R[1]$  ②
- 

20 accesos

c) 3 dirección con bancos de registros

1º	$AC \leftarrow M[A]$	(2)
2º	$AC \leftarrow AC \times M[B]$	(2)
3º	$AC \leftarrow AC + M[C]$	(2)
4º	$R[1] \leftarrow AC$	(1)
5º	$AC \leftarrow M[D]$	(2)
6º	$AC \leftarrow AC / M[F]$	(2)
7º	$R[2] \leftarrow AC$	(1)
8º	$AC \leftarrow R[1]$	(1)
9º	$AC \leftarrow AC - R[2]$	(1)
10º	$R[2] \leftarrow AC$	(1)
11º	$AC \leftarrow M[A]$	(2)
12º	$AC \leftarrow AC \times M[D]$	(2)
13º	$R[1] \leftarrow AC$	(1)
14º	$AC \leftarrow R[2]$	(1)
15º	$AC \leftarrow AC / R[1]$	(1)
16º	$AC \leftarrow AC + M[B]$	(2)
17º	$M[A] \leftarrow AC$	(2)
<hr/>		26 accesos

### Problema 6.6


Ampliar SIMPLE+ con la instrucción HALT SIMPLE+ = procesador  
del libro teoría

- Lo que hay que hacer es que la fase de ejecución de HALT provoque que no salga de ella y además todas las señales de reloj sean 0.


- Mirando en simples las instrucciones y el C.O. se

LDA (100)	MAB (101)	}	Para HALT solo queda libre la combinación 000
STA (010)	BR (110)		
ADD (011)	BRN (111)		
SUB (100)			

Decodificador  $\Rightarrow$  el de SIMPLES y añadir




En el diagrama de estados desde el estado



<u>Estado actual</u>	<u>x</u>	<u>HALT</u>	<u>prox. estado</u>
$\phi_3$ 001000	0	-	$\phi_3$ (001000)
	1	0	$\phi_4$ (000100)
	1	1	HALT
HALT	-	1	HALT



<u>Estado actual</u>	<u>HALT</u>	<u>prox. estado</u>	<u>J<sub>4</sub></u>	<u>K<sub>11</sub></u>	<u>J<sub>H</sub></u>	<u>K<sub>H</sub></u>
$\phi_3$	1	$\phi_4$	0	-	1	-
	0	$\phi_4$	1	-	0	-
$\phi_4$	-	$\phi_4$	0	-	1	-



Circuito lógico del generador de subciclos modificado

## Problema 6.7

A partir de la arquitectura de SIMPLE1



a) Microoperaciones y señales de control para realizar  $B \leftarrow M[x]$

La fase de búsqueda queda como en todas las instrucciones  $\phi_1, \phi_2$  y  $\phi_3$

señales de control!

$\phi_4 : \text{MAR} \leftarrow \text{IR}(\text{dir})$

HIR, CMAR

$\phi_5 : \text{MBR} \leftarrow M[\text{MAR}]$

R

$\phi_6 : \text{B} \leftarrow \text{MBR}$

HMBR, CB

Señal de control	Microorden controlada
R	Leer de la memoria ( $\text{MBR} \leftarrow M[\text{MAR}]$ )
W	Escribir en la memoria ( $M[\text{MAR}] \leftarrow \text{MBR}$ )
CMAR	Cargar el contenido del bus en MAR ( $\text{MAR} \leftarrow \text{Bus}$ )
HMBR	Habilitar el registro MBR ( $\text{Bus} \leftarrow \text{MBR}$ )
CMBR	Cargar el contenido del bus en MBR ( $\text{MBR} \leftarrow \text{Bus}$ )
HPC	Habilitar el registro PC ( $\text{Bus} \leftarrow \text{PC}$ )
CPC	Cargar el contenido del bus en PC ( $\text{PC} \leftarrow \text{Bus}$ )
IPC	Incrementar el contenido de PC ( $\text{PC} \leftarrow \text{PC} + 1$ )
HIR	Habilitar el registro IR ( $\text{Bus} \leftarrow \text{IR}$ )
CIR	Cargar el contenido del bus en IR ( $\text{IR} \leftarrow \text{Bus}$ )
HA	Habilitar el registro A ( $\text{Bus} \leftarrow \text{A}$ )
CA	Cargar el contenido del bus en A ( $\text{A} \leftarrow \text{Bus}$ )
CB	Cargar el contenido del bus en B ( $\text{B} \leftarrow \text{Bus}$ )
HALU	Habilitar la unidad aritmético-lógica
SUMA	Seleccionar la función de suma en la unidad aritmético-lógica
RESTA	Seleccionar la función de resta en la unidad aritmético-lógica

PR.DP.9

b) ¿Cómo se puede efectuar  $B \leftarrow M[x]$  haciendo uso del repertorio de instrucciones siguiente?

Nomotécnico	Código binario	Instrucción	Acción
LDA x	LDA = 001	Carga directa	$A \leftarrow M[x]$
STA x	STA = 010	Almacenamiento directo	$M[x] \leftarrow A$
ADD	ADD = 011	Suma B a A	$A \leftarrow A + B$
SUB	SUB = 100	Resta B de A	$A \leftarrow A - B$
MAB	MAB = 101	Mueve A a B	$B \leftarrow A$
BR x	BR = 110	Salto incondicional a x	$PC \leftarrow x$
BRN x	BRN = 111	Salto a x si indicador negativo a 1	$PC \leftarrow x$ si IN = 1

$$\begin{aligned} LDA \quad x &\Rightarrow A \leftarrow M[x] \\ MAB &\Rightarrow B \leftarrow A \end{aligned}$$

Repertorio de instrucciones de SIMPLEI

c) modificaciones en la unidad de control para ampliar el repertorio a  $LDB x$  ( $B \leftarrow M[x]$ )

Solo queda sumar C.O. 000  $\Rightarrow LDB = 1000$

Los estados  $\Phi_1$  a  $\Phi_3$  no cambian

$$\Phi_4 \Rightarrow MAR \leftarrow IR(\text{dir})$$

$$\Phi_5 \Rightarrow MBR \leftarrow M[MAR]$$

$$\Phi_6 \Rightarrow B \leftarrow M[MR]$$

	IPC	CPC	HPC	CMAR	R	W	CMBR	HMBR	CIR	HIR	CA	HA	SUMA	RESTA	HALU	CB
Búsquedas	$\Phi_3$		$\Phi_1$	$\Phi_1$	$\Phi_2$			$\Phi_3$	$\Phi_3$							$\Phi_3$
LDB				$\Phi_3$	$\Phi_3$			$\Phi_6$	$\Phi_6$	$\Phi_4$	$\Phi_6$					$\Phi_6$
LDA				$\Phi_4$	$\Phi_5$			$\Phi_6$		$\Phi_4$	$\Phi_6$					
STA				$\Phi_4$		$\Phi_6$	$\Phi_5$		$\Phi_4$		$\Phi_5$					
ADD										$\Phi_4$		$\Phi_4$				$\Phi_4$
SUB										$\Phi_4$		$\Phi_4$	$\Phi_4$			$\Phi_4$
MAB											$\Phi_4$					$\Phi_4$
BR										$\Phi_4$						
BRN											$\Phi_4 IN$					

Matriz de instantes de activación de las señales de control, ampliada para incluir LDB

$$CMAR = \Phi_1 + \Phi_4 LDB + \Phi_4 LDA + \Phi_4 STA$$

$$R = \Phi_2 + \Phi_5 LDB + \Phi_5 LDA$$

$$HMBR = \Phi_3 + \Phi_6 LDB + \Phi_6 LDA$$

$$HIR = \Phi_4 LDB + \Phi_4 LDA + \Phi_4 STA + \Phi_4 BR + \Phi_4 \cdot IN \cdot BRN$$

$$CB = \Phi_4 MAB + \Phi_6 LDB$$

d) Código para  $B \leftarrow M[125]$

$$125_0 = 1111101$$

0	0	0	0	0	1	1	1	1	0	1
---	---	---	---	---	---	---	---	---	---	---

### Problema 6.8

En SIMPLE1 se quiere prescindir de MBR conectando directamente el bus de datos de la mem. al bus del sistema.

a) ¿Qué otro elemento se vería afectado?

La unidad de control ya que no deberá generar  $\left\{ \begin{array}{l} HMBR \\ CMAR \end{array} \right.$

b) ¿Cambios en el repertorio de instrucciones?

En las instrucciones LDA x y STA x

c) Rediseñar aquellos elementos que se vean afectados

### Búsqueda



### LDA x



### STA x



Ahora las instrucciones se ejecutan como máximo en 4 ciclos  $\Rightarrow$





Diagrama de estado del contador en anillo módulo-4



La matriz de instantes de activación y de las señales de control será:

	$IPC$	$CPC$	$HPC$	$CMAR$	$R$	$W$	$CIR$	$HIR$	$CA$	$HA$	$SUMA$	$RESTA$	$HALU$	$CB$
Búsqueda	$\phi_2$		$\phi_1$	$\phi_1$	$\phi_2$									
LDA				$\phi_3$	$\phi_4$			$\phi_3$	$\phi_4$					
STA				$\phi_3$	$\phi_4$			$\phi_3$	$\phi_4$					
ADD									$\phi_3$		$\phi_3$		$\phi_3$	
SUB								$\phi_3$			$\phi_3$	$\phi_3$		
MAB									$\phi_3$				$\phi_3$	
BR		$\phi_3$					$\phi_3$							
BRN		$\phi_3 IN$					$\phi_3 IN$							

Tabla 6.8: Matriz de instantes de activación de las señales de control para cada instrucción de SIMPLE1

$$IPC = \phi_2$$

$$CPC = \phi_3 BR + \phi_3 INVBRN$$

$$HPC = \phi_1$$

$$CMAR = \phi_1 + \phi_3 LDA + \phi_3 STA$$

$$R = \phi_2 + \phi_4 LDA$$

$$W = \phi_4 STA$$

$$CIR = \phi_2$$

$$HIR = \phi_3 LDA + \phi_3 STA + \phi_3 BR + \phi_3 INVBRN$$

$$CA = \phi_4 LDA + \phi_3 ADD + \phi_3 SUB$$

$$HA = \phi_4 STA + \phi_3 MAB$$

$$SUMA = \phi_3 ADD$$

$$RESTA = \phi_3 SUB$$

$$HALU = \phi_3 ADD + \phi_3 SUB$$

$$CB = \phi_3 MAB$$

### Problema 6.9

Cambios en SIMPLE1 para sustituir BRN por BRNN (biturcar si no negativo)

Colocar una inversión en la entrada IN

### Problema 6.10

Modificar SIMPLE1 para que bifurque al estado inicial desde cualquier estado dependiendo de la instrucción que este ejecutando.

Por ejemplo salvo LDAx y STAx todas las instrucciones tienen hasta  $\phi_4$ , en LDA y STA llegan a  $\phi_6$ . Esto supone que todas las instrucciones tienen 6  $\phi$  estando en algunas  $\phi_5$  y  $\phi_6$  sin hacer nada.

Rediseñar el sistema para que en LDA y STA llegue a  $\phi_6$  y en el resto de  $\phi_4$  pase a  $\phi_5$





Diagrama de estados del generador de subciclos modificado

- Ahora la entrada al estado 5 (000010) debe de ser cuando estamos en el 4 (000100) y estén activadas LDA o STA (Decodificador del Cod. Operación)
- La entrada al estado 1 (100000) es desde el 6 (000001) o desde el 4 (000100) si no están activadas ni LDA ni STA

Est. actual	LDA "OR" STA	Prox. est. s.	J <sub>5</sub> K <sub>5</sub>	J <sub>1</sub> K <sub>1</sub>
Φ <sub>4</sub>	1	Φ <sub>5</sub>	1 -	0 -
Φ <sub>4</sub>	0	Φ <sub>1</sub>	0 -	1 -
Φ <sub>6</sub>	-	Φ <sub>1</sub>	0 -	1 -

$$J_1 = \Phi_4 \cdot \overline{LDA + STA} + \Phi_6 \quad K_1 = \overline{Q}_6$$

$$J_5 = \Phi_4 \cdot (LDA + STA) \quad K_5 = \overline{Q}_4$$



Circuito lógico modificado del generador de subciclos