

Problemas resueltos de unidades de E/S

Problema 3.1.

Ventajas y desventajas de E/S localizada en memoria y la E/S aislada

E/S localiz. en mem

- Prog. flexible pq mismas instrucciones que que mem
- Gasta espacio en mapa memoria
- NO usa líneas de control diferentes
- Comunicación directa CPU - E/S
- Gasta más bytes para codificar las instrucciones

E/S aislada

- Instrucciones especiales
- Mapa independiente con la mem.
- Líneas control diferentes con la mem
-

Problema 3.2

En un sistema sin interrupciones hardware ¿Cómo se puede establecer un esquema de prioridades?

- Si no hay un método de IRQ hardware hay que establecer un sondeo por programa preguntando a todos los periféricos si quieren realizar la interrupción. El sistema de prioridades se establecería en función del orden en que se establece la enuesta.


Problema 3.3

En las interrupciones encadenadas, tras una petición de IRQ el periférico sitúa el vector interrupción sobre el bus de datos pq es más sencillo de tratar y pq en ocasiones dicho vector ha de ser modificado mediante operaciones aritméticas, lo que implica que ha de ser tratado como un dato.

P.R.E.S. 1

Problema 3.4

¿Qué sucede en el sistema de IRQs encadenadas cuando el periférico 1 solicita IRQ después que perif. 2 haya enviado petición a la CPU pero antes de que ésta responda?



Perif. 2 genera petición de interrupción (\overline{PJ}) y espera que se propague RJ , pero si antes de recibir RJ (P_{ej}) se activa perif. 1 se queda con RJ y no le propaga a perif. 2. Tomando el bus $\overline{\exists}$

periférico i mayor prioridad que perif. i+n

Problema 3.5

según petición de interrupciones:

Tiempo : 0 ns 10 ns 20 ns 45 ns 60 ns

Acción : Inicio PP \overline{PJ}_2 \overline{PJ}_3 \overline{PJ}_4 \overline{PJ}_3

- Programa de servicio de IRQ durante 0-100 ns
- Cronograma de valores de Pe_i y Ps_i
- * Encadenamiento y 4 periféricos. Las IRQ tienen sistema de interrupción de IRQs cuando se produce una demanda prioritaria.
- * Programa de servicio de todas IRQs = 20 ns.
- * Prioridad mayor las PI_i con menores


P_e P_s

0 0 \rightarrow No solicita ni transmite RI


0 1 \rightarrow No válido

1 0 \rightarrow Interrumpe CPU y no transmite RI

1 1 \rightarrow Prioridad para interrumpir, pero no lo hace



Cronograma P_{ei} y P_{si}



Problema 3.6

Tabla de la verdad de un codificador de prioridad 8x3.

Con las salidas abc se suministra el vector interrupción:

110 abc 000 - Patilla 8 = validación codificadora
" interrup

J_0	J_1	J_2	J_3	J_4	J_5	J_6	J_7	A	vector interrup	Hpx
x	x	x	x	x	x	x	x	0	-----	
-	-	-	-	-	-	-	-	1	1000	C0
1	x	x	x	x	x	x	x	1	001	C4
0	1	x	x	x	x	x	x	1	010	C8
0	0	1	x	x	x	x	x	1	110	CC
0	0	0	1	x	x	x	x	1	000	DD
0	0	0	0	1	x	x	x	1	1101	D4
0	0	0	0	0	1	x	x	1	1110	D8
0	0	0	0	0	0	1	x	1	1111	DC
0	0	0	0	0	0	0	1	1		

Problema 3.9

Un computador con 3 líneas petición interrupción INTRi y 3 de reconocimiento INTAi. Con sistema de prioridades. La CPU una sola línea de petición y una de reconocimiento.

- Tabla de la verdad del gestor de IRQs.
- Circuitería del " " " " .

Eskema de bloques

Mayor prior → INTR1





Tabla verdad

INTA	JNTR1	INTR2	JNTR3		INTA1	INTA2	INTA3
0	x	x	x		0	0	0
1	0	0	0		0	0	0
1	0	0	1		0	0	1
1	0	1	x		0	1	0
1	1	x	x		1	0	0



Cuando se produce cualquier INTRi con la puerta "OR" se activa la INTR de la CPU, cuando esta dispuesta a reconocer la interrupción activa la INTA que habilita el decodificador 2 a 4 que activa la INTA correspondiente a la INTRi que ha solicitado la interrupción.




Problema 3.11

Microcomputador con

- 8 bits bus datos
- 16 " " direcciones
- 1 INTR
- 1 INTA

Diseñar el controlador de interrupciones con 4 niveles

- Los registros con los vectores pueden leerse y escribirse desde la CPU y ocupan F000H ÷ F003H
- Reg. máscaras es F004H



Problema 3.14


¿Pq los controladores DMA tienen prioridad que los acccesos a mem. principal?

Pq la transferencia es rápida y es posible que los datos sean necesitados por la CPU

Problema 3.15

Un controlador DMA transmite mediante robo de ciclo, caract. a memoria a una velocidad de 19200 bps. CPU realiza búsqueda de operaciones a 3 MIP (millones instrucciones por segundo). ¿Porcentaje de reducción de velocidad debida a la DMA?

Robo ciclo \Rightarrow



$$19200 \text{ bps} \Rightarrow \frac{19200}{M} \text{ palabras/seg} \Rightarrow \text{instrucciones por segundo que no ejercuta}$$

$$\% = \frac{\text{Reducción nº instruc}}{\text{Instruc. sin DMA}} \times 100 =$$

$N =$ N° medio de ciclos en ejecutar una instrucción

$$1 \text{ segundo} \Rightarrow 2 \cdot 10^6 \cdot N \text{ ciclos de reloj sin DMA}$$

$$2 \cdot 10^6 \cdot N \rightarrow 1 \text{ seg} \quad (\text{sin DMA}) \quad \Rightarrow x = \frac{2 \cdot 10^6 \cdot N + \frac{19200}{M}}{2 \cdot 10^6 \cdot N} = 1 + \frac{19200}{2 \cdot 10^6 \cdot NM}$$

$$2 \cdot 10^6 \cdot N + \frac{19200}{M} \rightarrow x \quad (\text{con DMA})$$

$$\% = \frac{19200}{2 \cdot 10^6 \cdot NM} \times 100 = \frac{0,96}{N \cdot M} \%$$

Problema 3.16

Un computador funciona a 10^7 ciclos/seg. Una instrucción 4 ciclos y cada lectura o escritura 1 ciclo máquina. Determinar la máxima velocidad (pal/seg) suponiendo que:

- A) E/S controlada por programa y se emplean 3 instrucciones en transferir cada palabra.


Una palabra \Rightarrow 3 instr \Rightarrow 4 ciclos/instr \Rightarrow 12 ciclos \Rightarrow a 10^7 ciclos/seg \Rightarrow

$$\Rightarrow \frac{1}{10^7} = 0,1 \mu\text{seg} \Rightarrow 1,2 \mu\text{seg/palabra} \Rightarrow 833,333 \text{ pal/seg}$$

- B) Un sistema DMA.

El más rápido es el de ráfagas; que se apodera del bus hasta termino transmisión $\Rightarrow 10^8$ pal/seg

Problema 3.17



A) ¿Puede la mem. aux. transferir datos a mem. ppal al mismo tiempo que lee datos de esa misma mem?

B) ¿Puede la CPU recibir datos de la E/S cuando la mem. aux. recibe datos de la mem. ppal?

C) ¿Puede la E/S mandar datos a mem. ppal. mientras CPU ejecuta operación aritmética?

NO pq para toda transferencia interviene la CPU

Problema 3.18

i) En el esquema del 3.17 que módulo comienza una operación DMA?

La CPU envia a la DMA

{

- dirección origen
- .. destino
- tamaño bloque

Problema 3.22

Se desean transferir 512 palabras de disco a memoria desde la dirección 2460, utilizando DMA.

a) Valores que debe dar la CPU al DMA

b) Acciones para transferir las dos primeras palabras.

a) 1.- Que la operación es lectura

2.- La dirección del disco

3.- La dirección 2460 al reg. dirección de la DMA

4.- 512 palabras al contador de palabras


b) 1.- Si contador preparado activa "Petición DMA"

2.- CPU activa "Reconocimiento DMA"

3.- Ctrl DMA transfiere una palabra

4.- incrementa Reg. dirección y decremente Reg. contador de palabras

5.- si Reg. cont. palabras = 0 \Rightarrow FIN



6-a) Transf. ráfagas \Rightarrow pasa a 3

b) robo ciclos \Rightarrow 2


Problema 3.23

Un controlador E/S controla un periférico para transferencia DMA con E/S localizada en mem. El sistema tiene linea R/W.

El controlador E/S, tiene capacidad para colocar datos directamente en el bus, debe enviar datos hacia el bus en:

- cuando CPU realiza operación de lectura de uno de los reg. internos
- " el ctrl DMA ordena la ejecución de una transferencia del periférico a la mem.

Diseñar circuito de ctrl de las puertas triestado que comunican el bus con el ctrl E/S.




Problema 3.24

Una planta industrial usa 8 sensores. Diseñar el interface para poder leerse su estado desde la CPU como el contenido de la dir.:

a) F004H

b) Una cualquiera entre 0000H y BFFFH



$$A_{15} A_{14} A_{13} A_{12} A_{11} A_{10} A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$$

$$F004 \Rightarrow 1 \ 1 \ 1 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \\ SALBUS = \bar{A}_{15} \bar{A}_{14} \bar{A}_{13} \bar{A}_{12} \bar{A}_{11} \bar{A}_{10} \bar{A}_9 \bar{A}_8 \bar{A}_7 \bar{A}_6 \bar{A}_5 \bar{A}_4 \bar{A}_3 \bar{A}_2 \bar{A}_1 \bar{A}_0 \cdot R_1$$

$$b) A\ 0\ 0\ 0\ \Rightarrow\ 1\ 0\ 1\ 0.\ 0\ 0\ 0\ 0.\ 0\ 0\ 0\ 0.\ 0\ 0\ 0\ 0$$

$$B\ F\ F\ F\ \Rightarrow\ 1\ 0\ 1\ 1.\ 1\ 1\ 1\ 1.\ 1\ 1\ 1\ 1.\ 1\ 1\ 1\ 1$$

$$\downarrow \downarrow \downarrow \\ 0\ 1\ x.\ x\ x\ x.\ x\ x\ x\ x.\ x\ x\ x\ x.$$

$$SALBUS = A_{15} \cdot \bar{A}_{14} \cdot A_{13} \cdot RD$$

PR. ES.10

Problema 3.25

Un computador de 32 bits dispone de dos canales selectores y un canal multiplexor.

Canal selector controla	$\begin{cases} 2 \text{ unidades disco} \\ 2 \text{ " cinta} \end{cases}$
" multiplexor	$\begin{cases} 2 \text{ lectores de tarjetas} \\ 10 \text{ pantallas} \\ 2 \text{ impresoras} \end{cases}$
Vel. transferencia	$\begin{cases} - \text{Disco} \rightarrow 800 \text{ KB/seg} \\ - \text{Cinta} \rightarrow 200 \text{ KB/seg} \\ - \text{Impres} \rightarrow 8 \text{ KB/seg} \\ - \text{Lect. tarj} \rightarrow 1,5 \text{ KB/seg} \\ - \text{Pantalla} \rightarrow 1 \text{ KB/seg} \end{cases}$

¿Velocidad de transferencia MAXIMA del sistema?

Consideraciones	$\begin{cases} \text{C. selector} \rightarrow \text{selecciona 1 canal y realiza envío} \\ \text{Vel. máx.} = \text{vel. dispositivo más rápido} \\ \text{C. mux} \rightarrow \text{realiza la conexión entre todos} \end{cases}$
-----------------	---

$$\text{Vel. canal selector} = 2 \times 800 = 1600 \text{ KB/seg}$$

$$" " \text{ mux} = 3 \times 8 + 2 \times 1,5 + 10 \times 1 = 29 \text{ KB/seg}$$

$$\text{vel. total} = 1600 + 29 = 1629 \text{ KB/seg}$$